# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Appln. No: Applicant:

To Be Assigned K. Takinami et al.

Filed:

Herewith

Title:

VOLTAGE-CONTROLLED OSCILLATOR, RADIO COMMUNICATION APPARATUS

AND VOLTAGE-CONTROLLED OSCILLATION METHOD

TC/A.U.: Examiner:

Confirmation No.:

Docket No.:

MTS-3475US

# **CLAIM TO RIGHT OF PRIORITY**

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Pursuant to 35 U.S.C. § 119, Applicants hereby claim the benefit of prior Japanese Patent Application No. 2002-291632, filed October 3, 2002.

A certified copy of the above-referenced application is enclosed.

Respectfully, submitted

Allan Rather, Reg. No. 19,717

Attorney for Applicants

AR/dlm

Enclosure: Certified Copy of Patent Application No. 2002-291632

P.O. Box 980

Valley Forge, PA 19482-0980

(610) 407-0700

The Commissioner for Patents is hereby authorized to charge payment to Deposit Account No. 18-0350 of any fees associated with this communication.

**EXPRESS MAIL** 

Mailing Label Number:

EV 325926535 US

Date of Deposit:

October 1, 2003

I hereby certify that this paper and fee are being deposited, under 37 C.F.R. § 1.10 and with sufficient postage, using the "Express Mail Post Office to Addressee" service of the United States Postal Service on the date indicated above and that the deposit is addressed to the Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Kathleen Libb

DLM\_I:\MTS\3475US\PRIDOC.DOC

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月 3日

出 願 番 号

Application Number:

特願2002-291632

[ ST.10/C ]:

[JP2002-291632]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 6月12日

特許庁長官 Commissioner, Japan Patent Office 太田信一郎

【書類名】 特許願

【整理番号】 2022040178

【提出日】 平成14年10月 3日

【あて先】 特許庁長官殿

【国際特許分類】 H03B 5/08

H03B 7/06

H03C 3/22

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 滝波 浩二

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 足立 寿史

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 遠藤 斗紀雄

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100092794

【弁理士】

【氏名又は名称】 松田 正道

【電話番号】 06-6397-2840

【手数料の表示】

【予納台帳番号】 009896

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9006027

【プルーフの要否】 要

## 【書類名】 明細書

【発明の名称】 電圧制御発振器、無線通信機器、電圧制御発振方法【特許請求の範囲】

【請求項1】 インダクタおよび電源供給端子を有するインダクタ回路と、

可変容量素子を有し、直流分を遮断するための阻止コンデンサをその両端に有する、n個(nは2以上)の可変容量回路と、負性抵抗回路と、電源電位から基準電位を生成する基準電位発生手段と、を備え、

前記インダクタ回路、前記n個の可変容量回路、前記負性抵抗回路が並列に接続され、

前記n個の可変容量回路の可変容量素子の一方の端子に、所定の基準電位が入力され、

前記n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、

前記n個の可変容量回路のうち、少なくとも2つの可変容量回路の可変容量素 子の一方の端子に入力される所定の基準電位が異なっており、

前記基準電位発生手段の、前記基準電位を出力する出力側がそれぞれコンデン サを介して接地されている、電圧制御発振器。

【請求項2】 前記n個の可変容量回路のうち、前記n個の可変容量回路に入力される基準電位が大きい順に並べたとき、m番目(mは、2以上n以下)の可変容量回路の可変容量素子の一方の端子に入力される電位と、m-1番目の可変容量回路の可変容量素子の一方の端子に入力される電位との差が、Vdである、請求項1に記載の電圧制御発振器。

【請求項3】 前記基準電位発生手段は、直列接続されたn+1個の抵抗を備え、前記n個の基準電位は、前記直列接続されたn+1個の抵抗により、前記電源電位が分圧されることにより生成される、請求項1または2に記載の電圧制御発振器。

【請求項4】 前記基準電位発生手段は、直列接続された、1個の抵抗および n個のダイオードを備え、前記n個の基準電位は、前記直列接続された、1個の 抵抗およびn個のダイオードにより、前記電源電位が分圧されることにより生成 される、請求項1または2に記載の電圧制御発振器。

【請求項5】 前記ダイオードは、そのベースとコレクタが短絡されたトランジスタから形成される、請求項4に記載の電圧制御発振器。

【請求項6】 前記基準電位発生手段は、さらにアクティブフィルタを備えている、請求項3~5のいずれかに記載の電圧制御発振器。

【請求項7】 前記基準電位発生手段は、直列接続された、1個のアクティブフィルタおよびn個の抵抗を備え、前記n個の基準電位は、前記直列接続された、1個のアクティブフィルタおよびn個の抵抗により、前記電源電位が分圧されることにより生成させる、請求項1または2に記載の電圧制御発振器。

【請求項8】 インダクタおよび電源供給端子を有するインダクタ回路と、

可変容量素子を有し、前記可変容量素子の一方の端子に電源電位が入力され、 前記可変容量素子の他方の端子に、複数の電位のうち使用される周波数帯に応じ た電位が入力され、前記可変容量素子の容量が変化される、第1の可変容量回路 と、

可変容量素子を有し、直流分を遮断するための阻止コンデンサをその両端に有する、n個の可変容量回路と、

負性抵抗回路と、を備え、

前記第1の可変容量回路、前記n個の可変容量回路、および前記負性抵抗回路 が並列接続され、

前記n個の可変容量回路の可変容量素子の一方の端子に、電源電位または所定の基準電位が入力され、

前記n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、

前記第1の可変容量回路の可変容量素子の容量が所定の値より低下したとき、 前記n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範 囲が低下される、電圧制御発振器。

【請求項9】 前記n個の可変容量回路のうち少なくとも1つの可変容量回路 は、少なくとも1つの可変容量素子を有し、前記少なくとも1つの可変容量素子 の前記他方の端子に、前記制御電位に代えて、前記複数の電位のうち使用される 周波数に応じた電位が入力されることにより、前記第1の可変容量回路の可変容量素子の容量の低下に応じて、前記n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される、請求項8に記載の電圧制御発振器。

【請求項10】 前記阻止コンデンサは、スイッチを介して接続された2つ以上のコンデンサから構成され、使用される周波数に応じて前記スイッチが断続されることにより、前記阻止コンデンサの容量が低下され、前記n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される、請求項8に記載の電圧制御発振器。

【請求項11】 前記可変容量素子は、MOSトランジスタのゲート容量が利用されて動作する、請求項1~10のいずれかに記載の電圧制御発振器。

【請求項12】 請求項1~11のいずれかに記載の電圧制御発振器を備え、 目的周波数の信号を出力するPLL回路を備えた無線通信機器を備えた無線通信 機器。

【請求項13】 インダクタおよび電源供給端子を有するインダクタ回路と、

可変容量素子を有し、直流分を遮断するための阻止コンデンサをその両端に有する、n個(nは2以上)の可変容量回路と、負性抵抗回路と、電源電位から基準電位を生成する基準電位発生手段と、を備え、前記インダクタ回路、前記n個の可変容量回路、前記負性抵抗回路が並列に接続された電圧制御発振器の電圧制御発振方法であって、

前記n個の可変容量回路の可変容量素子の一方の端子に、所定の基準電位を入力する工程と、

前記n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位を入力する工程と、を備え、

前記n個の可変容量回路のうち、少なくとも2つの可変容量回路の可変容量素 子の一方の端子に入力される所定の基準電位が異なっており、

前記基準電位発生手段の、前記基準電位を出力する出力側がそれぞれコンデン サを介して接地されている、電圧制御発振方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、無線通信機で用いられる電圧制御発振器、その電圧制御発振器を用いた無線通信機器、電圧制御発振方法に関する。

[0002]

【従来の技術】

電圧制御発振器は、無線通信機の局部発振信号を発生させる手段として広く使用されている。

[0003]

このような従来の電圧制御発振器の構成例を図12に示す。

[0004]

同図において、1 a、1 b は発振トランジスタ、2 a、2 b はインダクタ、3 a、3 b は可変容量素子である。また、4 は電源端子、5 は周波数制御端子であり、6 は電流源である。なお、同図ではバイアス回路等は省略している。

[0005]

以下、図12を参照しながら従来の電圧制御発振器の動作について説明する。

[0006]

図12においてインダクタ2a、2bと可変容量素子3a、3bは並列共振回路を構成している。可変容量素子の容量値は、その両端の電位差によって変化するので、周波数制御端子5に加えた制御電圧によって可変容量素子3a、3bの容量値が変化し、その結果、並列共振回路の共振周波数が変化する。

[0007]

電圧制御発振器の発振周波数は共振回路の共振周波数近傍で発振するので、制御電圧を調整することで、電圧制御発振器の発振周波数を所望の周波数に制御することができる。発振トランジスタ1 a、1 b は負性抵抗を発生して共振回路の寄生抵抗成分による損失をキャンセルし、発振条件を満足させるためのものである。

[0008]

ここで、電圧制御発振器の制御電圧と発振周波数の関係は可変容量素子の特性

でほぼ決定されるため、使用する可変容量素子としては、広い制御電圧範囲に渡って緩やかに容量変化することが望ましい。なぜなら、電圧制御発振器を用いて PLL(フェーズロックループ)を構成した場合、PLL回路の過渡応答特性や 雑音帯域特性は制御電圧に対する周波数感度に依存するので、周波数によって周 波数感度が異なると、PLL回路自身の特性が周波数によって変動するためであ る。また、制御電圧に対する周波数感度が高い領域では、周波数制御端子に加わ るわずかな雑音によっても周波数が変動するため位相雑音特性が劣化するという 問題もある。

[0009]

しかしながら、電圧制御発振器を半導体基板上に実現する際、可変容量素子を 形成するために特殊なプロセスを導入するとコストアップにつながるため、実際 には線形性の高い可変容量素子を利用することが難しい。図13(a)は、CM OSプロセスで広く用いられるゲート容量を利用した可変容量素子であり、図1 3(b)は、MOSトランジスタのゲートに基準電位を加え、ドレイン・ソース 側に制御電圧を印加した場合のゲート容量の変化を示している。この様に、一般 的に用いられるMOSトランジスタのゲート容量を利用した可変容量素子では、 閾値電圧(図中Vth)近傍で容量値が急峻に変化するため、発振周波数も閾値 近傍の領域で急峻に変化する。その結果、本VCOを用いたPLL回路の過渡応 答特性や雑音帯域特性は、周波数によって大きく変動するといった問題が生じる

[0010]

この様な課題を解決するため、以下に述べる回路が既に提案されている。

[0011]

図14は、従来の可変容量素子の線形性を改善する一手法を示す回路である(例えば、特許文献1を参照。)。同図において前述と同様の部分には同じ符号を付しており説明は省略する。

[0012]

10a、10b、11a、11b、12a、12bは可変容量素子であり、1 3はレベルシフト回路である。周波数制御端子5から入力された制御信号は、レ ベルシフト回路13に入力され、前記レベルシフト回路から出力される3つの出力端子から、Vt、Vt-Vd、Vt-2VdのようにVdだけシフトした電圧が出力される。このとき、制御電圧Vtに対する各可変容量素子(10a~12b)の特性は、図15に示す様にVdずつシフトした特性になる。共振回路の容量はこれら6つの容量の合計になるため、それらの合計容量は、図15の一点鎖線(同図A)で示す特性になり、制御電圧に対する容量の変化を緩やかにすることができる。

[0013]

【特許文献1】

特開2001-352218号公報

[0014]

#### 【発明が解決しようとする課題】

しかしながら、前述した従来の改善方法では、制御電圧をレベルシフト回路に 入力して、オフセットした出力信号を生成しているため、電圧制御発振器の位相 雑音特性が劣化するという問題を有していた。なぜなら、電圧制御発振器の発振 周波数は制御電圧に非常に敏感であり、制御電圧に加わる微小雑音によっても発 振周波数が変化してしまうからである。

[0015]

また、位相雑音特性の劣化を抑えるためにレベルシフト回路からの出力信号線に接地コンデンサを挿入する場合、電圧制御発振器の過渡応答や雑音帯域特性が接地コンデンサの影響を受けるため、容量の大きなコンデンサを用いることが難しい。すなわち、位相雑音特性を改善するためにレベルシフト回路からの出力信号線に大きな容量の接地コンデンサを挿入すると、周波数制御端子5から入力される制御電位が変化したときにその追従性が悪くなってしまう。そのため、制御電位の追従性を低下させないためには、上記接地コンデンサの容量が制限されてしまい、制限された容量の接地コンデンサを用いても十分な雑音抑圧効果が得られないという問題がある。

[0016]

本発明は、上記の課題を鑑み、位相雑音特性の劣化を抑制することができ、か

つ制御電位の追従性を低下させない電圧制御発振器、その電圧制御発振器を用いた無線通信機器、電圧制御発振方法を提供すること、または位相雑音特性の劣化を抑制することができる、電圧制御発振器、無線通信機器、電圧制御発振方法を提供することを目的とする。

[0017]

## 【課題を解決するための手段】

第1の本発明は、インダクタおよび電源供給端子を有するインダクタ回路と、可変容量素子を有し、直流分を遮断するための阻止コンデンサをその両端に有する、n個(nは2以上)の可変容量回路と、負性抵抗回路と、電源電位から基準電位を生成する基準電位発生手段と、を備え、前記インダクタ回路、前記n個の可変容量回路、前記負性抵抗回路が並列に接続され、前記n個の可変容量回路の可変容量素子の一方の端子に、所定の基準電位が入力され、前記n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、前記n個の可変容量回路のうち、少なくとも2つの可変容量回路の可変容量素子の一方の端子に入力される所定の基準電位が異なっており、前記基準電位発生手段の、前記基準電位を出力する出力側がそれぞれコンデンサを介して接地されている、電圧制御発振器である。

[0018]

第2の本発明は、前記n個の可変容量回路のうち、前記n個の可変容量回路に入力される基準電位が大きい順に並べたとき、m番目(mは、2以上n以下)の可変容量回路の可変容量素子の一方の端子に入力される電位と、m-1番目の可変容量回路の可変容量素子の一方の端子に入力される電位との差が、Vdである、第1の本発明の電圧制御発振器である。

[0019]

第3の本発明は、前記基準電位発生手段は、直列接続されたn+1個の抵抗を備え、前記n個の基準電位は、前記直列接続されたn+1個の抵抗により、前記電源電位が分圧されることにより生成される、第1または2の本発明の電圧制御発振器である。

[0020]

第4の本発明は、前記基準電位発生手段は、直列接続された、1個の抵抗およびn個のダイオードを備え、前記n個の基準電位は、前記直列接続された、1個の抵抗およびn個のダイオードにより、前記電源電位が分圧されることにより生成される、第1または2の本発明の電圧制御発振器である。

[0021]

第5の本発明は、前記ダイオードは、そのベースとコレクタが短絡されたトランジスタから形成される、第4の本発明の電圧制御発振器である。

[0022]

第6の本発明は、前記基準電位発生手段は、さらにアクティブフィルタを備えている、第3~5の本発明のいずれかの電圧制御発振器である。

[0023]

第7の本発明は、前記基準電位発生手段は、直列接続された、1個のアクティブフィルタおよびn個の抵抗を備え、前記n個の基準電位は、前記直列接続された、1個のアクティブフィルタおよびn個の抵抗により、前記電源電位が分圧されることにより生成させる、第1または2の本発明の電圧制御発振器である。

[0024]

第8の本発明は、インダクタおよび電源供給端子を有するインダクタ回路と、可変容量素子を有し、前記可変容量素子の一方の端子に電源電位が入力され、前記可変容量素子の他方の端子に、複数の電位のうち使用される周波数帯に応じた電位が入力され、前記可変容量素子の容量が変化される、第1の可変容量回路と、可変容量素子を有し、直流分を遮断するための阻止コンデンサをその両端に有する、n個の可変容量回路と、負性抵抗回路と、を備え、前記第1の可変容量回路、前記n個の可変容量回路、および前記負性抵抗回路が並列接続され、前記n個の可変容量回路の可変容量素子の一方の端子に、電源電位または所定の基準電位が入力され、前記n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、前記第1の可変容量回路の可変容量素子の容量が所定の値より低下したとき、前記n個の可変容量回路の可変容量素子の容量が所定の値より低下したとき、前記n個の可変容量回路の可変容量素子の容量が所定の値より低下したとき、前記n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される、電圧制御発振器である。

[0025]

第9の本発明は、前記n個の可変容量回路のうち少なくとも1つの可変容量回路は、少なくとも1つの可変容量素子を有し、前記少なくとも1つの可変容量素子の前記他方の端子に、前記制御電位に代えて、前記複数の電位のうち使用される周波数に応じた電位が入力されることにより、前記第1の可変容量回路の可変容量素子の容量の低下に応じて、前記n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される、第8の本発明の電圧制御発振器である。

[0026]

第10の本発明は、前記阻止コンデンサは、スイッチを介して接続された2つ以上のコンデンサから構成され、使用される周波数に応じて前記スイッチが断続されることにより、前記阻止コンデンサの容量が低下され、前記n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される、第8の本発明の電圧制御発振器である。

[0027]

第11の本発明は、前記可変容量素子は、MOSトランジスタのゲート容量が 利用されて動作する、第1~10の本発明のいずれかの電圧制御発振器である。

[0028]

第12の本発明は、第1~11の本発明のいずれかの電圧制御発振器を備え、 目的周波数の信号を出力するPLL回路を備えた無線通信機器である。

[0029]

第13の本発明は、インダクタおよび電源供給端子を有するインダクタ回路と、可変容量素子を有し、直流分を遮断するための阻止コンデンサをその両端に有する、n個(nは2以上)の可変容量回路と、負性抵抗回路と、電源電位から基準電位を生成する基準電位発生手段と、を備え、前記インダクタ回路、前記n個の可変容量回路、前記負性抵抗回路が並列に接続された電圧制御発振器の電圧制御発振方法であって、前記n個の可変容量回路の可変容量素子の一方の端子に、所定の基準電位を入力する工程と、前記n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位を入力する工

程と、を備え、前記n個の可変容量回路のうち、少なくとも2つの可変容量回路の可変容量素子の一方の端子に入力される所定の基準電位が異なっており、前記基準電位発生手段の、前記基準電位を出力する出力側がそれぞれコンデンサを介して接地されている、電圧制御発振方法である。

[0030]

### 【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。

[0031]

(実施の形態1)

図1は本発明の実施の形態1における電圧制御発振器の構成を示したものである。ただし、バイアス回路等は省略している。

[0032]

同図において、100は本発明の電源供給端子の一例である電源端子、101は電流源、102は周波数制御端子である。また、103a、103bは発振トランジスタ、104a、104bはインダクタ、105a、105b、106a、106b、107a、107bは、CMOSプロセスで用いられるゲート容量を利用した可変容量素子であり、108a、108b、109a、109b、110a、110bは、本発明の阻止コンデンサの一例であるDCカット用コンデンサである。また、111a、111b、112a、112b、113a、113bは高周波阻止抵抗、114は基準電位発生手段である。

[0033]

インダクタ104aおよびインダクタ104bは、直列に接続され、その接続点には、電源端子100が接続され、本発明のインダクタ回路を形成している。可変容量素子105a、105bは、互いにドレイン・ソース側が接続され、可変容量素子105a、105bの直列回路の両端には、直流分を遮断するためのDCカット用コンデンサ108a、108bの直列回路の下ので容量点という。)は、本発明の可変容量回路を形成している。同様に、可変容量素子106a、106b、DCカット用コンデンサ109a、同様に、可変容量素子106a、106b、DCカット用コンデンサ109a、

109bの直列回路(以下可変容量回路Bという。)、および可変容量素子107a、107b、DCカット用コンデンサ110a、110bの直列回路(以下可変容量回路Cという。)も、本発明の可変容量回路を形成している。発振トランジスタ103a、103bは、本発明の負性抵抗回路を形成している。そして、上記のインダクタ回路、可変容量回路A、B、C、および本発明の負性抵抗回路は、互いに並列に接続されている。

#### [0034]

可変容量回路Aにおける可変容量素子105a、105bの接続点、可変容量回路Bにおける可変容量素子106a、106bの接続点、可変容量回路Cにおける可変容量素子107a、107bの接続点、すなわち、本発明の可変容量素子の一方の端子の一例である、ドレイン・ソース側に周波数制御端子102が接続される。

#### [0035]

また、可変容量回路Aの可変容量素子105a、105bのゲート側は、それぞれ抵抗111a、111bを介して、基準電位発生手段114の1つの出力に接続されている。可変容量回路Bの可変容量素子112a、112bのゲート側は、それぞれ抵抗112a、112bを介して、基準電位発生手段114の別の1つの出力に接続されている。可変容量回路Cの可変容量素子113a、113bのゲート側は、それぞれ抵抗112a、112bを介して、基準電位発生手段114の別の1つの出力に接続されている。

#### [0036]

図3は、基準電位発生手段114の構成例を示したものである。同図において 120は電源端子、Ra~Rdは抵抗、122a~122cは接地コンデンサで ある。また、121aは、本発明の所定の基準電位の一例であるVrefを出力 するための出力端子であり、121bは、本発明の所定の基準電位の別の一例で あるVref-Vdを出力するための出力端子であり、121cは、本発明の所定の基準電位のさらに別の一例であるVref-2Vdを出力するための出力端子である。

[0037]

以下、同図を参照しながら実施の形態1における電圧制御発振器の動作について説明する。

[0038]

図3に記載の基準電位発生手段114において、電源端子120に加えられる電圧をVccとおくと、出力端子 $121a\sim121c$ から出力される信号の電位は、Rb=Rcとすると、

[0039]

## 【数1】

 Vref=Vcc・(Rb+Rc+Rd)/(Ra+Rb+Rc+Rd)

 Vref-Vd=Vcc・(Rc+Rd)/(Ra+Rb+Rc+Rd)

 Vref-2Vd=Vcc・(Rd)/(Ra+Rb+Rc+Rd)

 と表される。また、Ra~Rdの値を適切に選ぶことによって、基準電位発生手段114から任意の電位差を有する基準信号を発生させることができる。

[0040]

いま、図1に示すインダクタ104a、105bのインダクタンスをL、可変容量素子105a、105bの容量値をC1、可変容量素子106a、106bの容量値をC2、可変容量素子107a、107bの容量値をC3、DCカット用コンデンサ108a、108b、109a、109b、110a、110b、の容量値をC0とおく。このとき、インダクタ回路、可変容量回路A、B、Cが並列接続されて構成される並列共振回路の共振周波数f0は、

[0041]

# 【数2】

と表される。

f 0 = 1 / (2  $\pi$  (2 L · C' /2)  $^{1/2}$ ) = 1 / (2  $\pi$  (L · C')  $^{1/2}$ ) C' = C1 · C0 / (C1 + C0) + C2 · C0 / (C2 + C0) + C3 · C 0 / (C3 + C0)

[0042]

基準電位発生手段114からは上記のように電位差Vdだけ異なる3つの基準電位が出力され、それぞれ、可変容量回路Aの可変容量素子105aおよび10

5 bのゲート側、可変容量回路Bの可変容量素子106aおよび106bのゲート側、可変用容量素子Cの可変容量素子107aおよび107bのゲート側に加えられる。

#### [0043]

可変容量回路A、B、Cの各可変容量素子のドレイン・ソース側には、周波数制御端子102から、発振周波数をフィードバック制御するための制御電位が入力される。

#### [0044]

基準電位をVrefとしたときに、各可変容量素子の容量が、制御電圧Vth 近傍で変化すると仮定すると、各可変容量回路A、B、Cの容量値は、周波数制 御電圧に対して図2(a)の様に変化する。したがって、可変容量回路A、B、 Cの合計容量は、図2(b)に示す様に制御電圧に対して緩やかに増加し、その 結果、広い制御電圧範囲にわたって発振周波数の変化を滑らかにすることができ る。なお、ここで制御電圧とは、各基準電位と制御電位との電位差である。

#### [0045]

本発明によれば、周波数制御端子102と各可変容量回路との間には、レベルシフト回路等の余分な回路が挿入されないので、位相雑音特性の劣化を抑えることができる。また、電源端子100に加えられる電位と、可変容量素子105a、105b、106a、106b、107a、107bに加えられる基準電位は、DCカット用コンデンサ108a、108b、109a、109b、110a、110bによって分離されているので、電源電圧変動による周波数の変化を抑える効果も得られる。

#### [0046]

接地用コンデンサ122a~122cは、基準電位発生手段114から出力される雑音を抑圧するためのバイパスコンデンサである。本発明では、出力端子122a、122b、122cに並列にコンデンサを挿入した場合でも、PLL回路の過渡応答や雑音帯域特性に影響を与えないので、容量値の大きなコンデンサを挿入することができる。さらに、図4に示す様に、122d~122fで示す容量の大きなコンデンサを半導体外部にチップ部品等として構成し、さらに大き

な雑音抑圧効果を得ることも可能である。

[0047]

図5は、基準電位発生手段114の別の構成例であり、前述と同様の部分には同じ符号を付している。同図において124a~124cはトランジスタである

[0048]

いま、トランジスタ124a~124cのベース・エミッタ間の電圧をV ̄e とおけば、トランジスタ124a~124cのコレクタとベースを接続すること でダイオードとして動作するので、ダイオード1段あたりの電位差はVbeと近 似できる。

[0049]

したがって、

[0050]

【数3】

Vref=3Vbe

V r e f - V d = 2 V b e

V r e f - 2 V d = V b e

と設定できる。上記の回路では、電源電圧が変動しても、ダイオード1段あたりの電位差はVbeとなり、ほとんど変化しない。したがって、基準電位発生手段114から出力される信号の電位差を安定化することができ、電源電圧変動の影響を受けにくい発振器を実現できる。

[0051]

図6は、基準電位発生手段114のさらに別の構成例であり、前述と同様の部分には同じ符号を付している。同図において130はトランジスタ、131は抵抗、132はコンデンサであり、破線で囲まれた部分がアクティブフィルタを構成している。トランジスタ130のベースに直列に接続された抵抗131と接地コンデンサ132はLPF(低域通過フィルタ)を構成している。ここで、使用される可変容量素子は、関値電圧をVth、電源電圧をVcc、トランジスタのベース・エミッタ電圧をVbeとした場合に、



V r e f = V c c - V b e

において

[0053]

# 【数5】

Vth < Vcc

を満足する様に設計されている。

[0054]

本構成によれば、電源からのノイズはリップフィルタによって除去されるので、図5の構成に比べて、電源からのノイズによる基準電位の変動を抑えることができる。

[0055]

また、基準電位発生手段114のさらに別の構成例として、図7に示す様に、端子121aをトランジスタ130のベースに接続する構成をとることもできる。前述の図6の構成では端子121aの電位が電源電圧からVbeだけ下がるのに対し、図7に示す構成では、端子121aの電位を電源電圧近傍に設定することが可能となる。したがって、基準電位を0Vから電源電圧までの範囲で設定することができる。

[0056]

なお、本実施の形態では、基準電位発生手段114の出力端子121aから出力される基準電位と出力端子121bから出力される基準電位との差、および出力端子121bから出力される基準電位と出力端子121cから出力される基準電位との差を一定としているが、異なる電位差を与えても良いことは言うまでもない。その場合は、例えば図3に記載の回路の場合は、Rb1Rcであればよい

[0057]

また、上記の説明では、並列に接続される可変容量回路が3つあり、基準電位 発生手段114から3つの基準電位が出力される例で説明したが、必ずしも3つ される訳ではなく、2並列、もしくは4並列以上の構成をとっても良い。 00581

その場合は、上記の説明と同様の可変容量回路がn(nは2以上)個あり、基準電位発生手段114からn個の異なる基準電位が出力されて、n個の可変容量回路の各可変容量素子のゲート側に入力される。そして、n個の可変容量回路の各可変容量素子のドレイン・ソース側には、制御電位が入力され、基準電位発生手段114のn個の出力側は、それぞれコンデンサを介して接地されていればよい。

[0059]

その場合は、n個の可変容量回路のうち、n個の可変容量回路に入力される基準電位が大きい順に並べたとき、m番目(mは2以上n以下)の可変容量回路のゲート側に入力される電位と、m-1番目の可変容量回路のゲート側に入力される電位との差がVdであればよい。

[0060]

その場合の基準電位発生手段114は、例えば、図3に示す例では、抵抗がn+1個直列に接続され、n+1個の抵抗により、電源端子120から供給される電源電位がn個の基準電位として分圧されて出力される構成であればよい。

[0061]

また、基準電位発生手段が、図5または図6に示す例の場合には、n個のダイオードまたはトランジスタが直列に接続され、電源電位がn個の基準電位として分圧される構成であればよく、その場合も上記と同様の効果を得ることができる

[0062]

また、上記では、m番目とm-1番目の可変容量回路に入力される電位の差が Vdであるとして説明したが、それぞれの電位の差は異なる値であってもよく、 その場合も上記と同様の効果を得ることができる。

[0063]

また、上記では、基準電位発生手段114からn個の異なる基準電位が出力されて、n個の可変容量回路の各可変容量素子のゲート側に入力される、として説

5. が、基準電位発生手段114からn個の基準電位が出力されて、n個の可変容量回路の各可変容量素子のゲート側に入力されており、n個の基準電位のうち、少なくとも2つの基準電位が異なる電位である構成であってもよく、その場合も上記と同様の効果を得ることができる。

[0064]

(実施の形態2)

図8は本発明の実施の形態2における電圧制御発振器の構成を示しており、前述と同様の部分には同じ符号を付しており説明は省略する。

[0065]

実施の形態1に記載の電圧制御発振器では、制御電圧を変化させても可変容量素子の容量の変化が飽和する周波数領域が存在する場合がある。本実施の形態の電圧制御発振器は、周波数バンドに応じて可変容量回路の容量を可変することができる電圧制御発振器に関する。

[0066]

同図において、141a、141bは周波数バンド設定用可変容量素子、144a、144b、144cは可変容量回路、140は周波数バンド設定用端子である。可変容量素子141a、141bは、互いにドレイン・ソース側が接続されて直列回路を形成し、本発明の第1の可変容量回路を構成している。第1の可変容量回路のドレイン・ソース側の接続点には、周波数バンド設定用端子140が接続されている。

[0067]

また、図9は、144a~144cで示した可変容量回路の内部の構造を示している。同図において200a、200bは、第1の可変容量回路、および可変容量回路144a~144cを並列接続するための接続端子である。ここで、端子201は、図8の基準電位発生手段114に接続され、端子202は周波数制御端子102に接続され、端子203は周波数バンド設定端子140に接続されている。

[0068]

また、210a、210b、211a、211bは可変容量素子、212a、

2 ? b、213a、213bはDCカット用コンデンサ、214a、214b、215a、215bは高周波阻止抵抗、216はスイッチである。

[0069]

可変容量素子210a、210bは、互いにドレイン・ソース側が接続され、可変容量素子210a、210bの直列回路の両端には、直流分を遮断するためのDCカット用コンデンサ212a、212bが直列に接続されている(以下、可変容量素子210a、210b、およびDCカット用コンデンサ212a、212bから形成される直列回路を第2の可変容量回路という。)。

[0070]

可変容量素子211a、211bは、互いにドレイン・ソース側が接続され、可変容量素子211a、211bの直列回路の両端には、直流分を遮断するためのDCカット用コンデンサ213a、213bが直列に接続されている(以下、可変容量素子211a、211b、およびDCカット用コンデンサ213a、213bから形成される直列回路を第3の可変容量回路という。)。

[0071]

第2の可変容量回路および第3の可変容量回路は、互いに並列に接続され、接続端子200a、200bに接続されている。そして、第2の可変容量回路のゲート側および第3の可変容量回路のゲート側は、それぞれ抵抗214aおよび214b、ならびに抵抗215aおよび215bを介して基準電位発生手段114に接続されている。

[0072]

第2の可変容量回路のドレイン・ソース接続側は、周波数制御端子202に接続され、第3の可変容量回路のドレイン・ソース接続側は、スイッチ216の出力側に接続されている。スイッチ216の入力側の一方の端子は、周波数制御端子202に接続され、スイッチ216の入力側の他方の端子は、電源に接続されている。

[0073]

またスイッチ216には、制御端子203が接続され、制御端子203には、 周波数バンド設定端子140が接続されている。そして、スイッチ216は、周 波数バンド設定端子140から出力される信号に応じて、スイッチ216の入力 側の一方側と他方側とが切り替わる構成を有している。

[0074]

以下、本発明の動作を図8、図9を参照しながら説明する。

[0075]

本実施の形態の電圧制御発振器では、動作開始時に周波数バンド設定端子141にグランド電位または電源電圧を加えることで、第1の可変容量回路の可変容量素子141a、141bの容量を変化させて使用する周波数バンドを選択する。その後、周波数制御端子102に加える制御電位によって発振周波数の微調整を行う。周波数バンドを切り換える方式は、特開2001-196853号公報に既に記載されているが、従来の方式では図10(a)に示す様に、使用する周波数バンドが高くなるにしたがって、制御電圧に対する周波数の変化が急峻になるという問題があった。この理由は、周波数バンドが高くなると、周波数バンド設定用可変容量素子141a、141bの容量値が小さくなり、その結果、可変容量回路144a~144cの容量値が、共振回路を構成する全並列容量値に対して相対的に大きくなるからである。

[0076]

本発明では、図8の144a~144bに示した可変容量回路を、図9に示す構成にすることで、周波数バンドに応じて可変容量回路144a~144bの容量値を変化させ、容量の可変範囲を変化させる。すなわち、図9において可変容量素子210a、210bは、周波数制御端子202に直接接続され、可変容量素子211a、211bはスイッチ216によって、周波数制御端子202または電源電位に選択的に接続される。スイッチ216の制御端子203に加えられる電位は、周波数バンド設定端子140と同期して切り換えられる。すなわち、低周波側の周波数バンドが使用される場合には、スイッチ216の入力側は周波数制御端子202に接続され、高周波側の周波数バンドを使用する場合には電源電位側に接続される。したがって、可変容量素子210a、210bおよび211a、211bの容量値を適切に設定すれば、図10(b)に示す様に、複数のバンドに切り替えた場合でも制御電圧に対する周波数の変化を、一定にすること

ができる。

[0077]

図11は、図8の144a~144bで示した可変容量のもう一つの構成例を示したものであり、図9に示す回路と同様の部分には同一の符号を付しており説明は省略する。

[0078]

同図において、220a、220bはDCカット用コンデンサ、221a、221bはスイッチである。スイッチ221aとコンデンサ220aは、直列に接続され、スイッチ221aが接続状態となったときにコンデンサ220aをコンデンサ212aに並列に接続するように、接続されている。同様にスイッチ221bが接続状態となったときにコンデンサ220bは、直列に接続され、スイッチ221bが接続状態となったときにコンデンサ220bをコンデンサ212bに並列に接続するように、接続されている。そして、スイッチ220aおよびスイッチ220bは、制御端子203に接続され、周波数バンド設定端子140から出力される信号に応じて開閉される構成を有する。

[0079]

以下、図8、図11を参照して、図8に示す可変容量回路として図11に示す 回路を使用した場合の動作を説明する。

[0080]

スイッチ221a、221bの制御端子203は、周波数バンド設定端子140に接続されており、低周波側の周波数バンドが使用される場合には、スイッチ221a、221bは接続状態に、高周波側の周波数バンドが使用される場合には、スイッチ221a、221bは遮断状態に設定される。

[0081]

いま、可変容量素子210a、210bの容量値をC0、DCカットコンデンサ212a、212bの容量値をC1、DCカットコンデンサ220a、220bの容量値をC2とおく。このとき、210a、212a、220a、または210b、212b、220bからなる容量の合計値Cは、スイッチ221a、221bが接続状態にあるとき、

[0082]

【数 6】

 $C = C0 \cdot (C1 + C2) / (C0 + C1 + C2)$ 

と表され、スイッチ221a、221bが遮断状態にあるとき、

[0083]

【数7】

 $C = C0 \cdot C1 / (C0 + C1)$ 

となり、スイッチ221a、221bの動作に応じて、図11に示す可変容量回路全体の容量値を変化させることができる。すなわち、第1の可変容量回路の容量の低下に応じて、可変容量素子210a、210bおよび211a、211bの容量の可変範囲を適切に低下させれば、図10(b)に示す様に、複数のバンドに切り替えた場合でも制御電圧に対する周波数の変化を一定にすることができる。すなわち、高周波バンドを使用する場合でも、制御電圧に加わる微少な雑音の影響を抑制することができる。

[0084]

なお、本実施の形態では、周波数バンドが2つの場合について説明を行ったが、同様の構成で3つ以上の周波数バンドに対応することも出来る。その場合は、複数の電位のうち周波数バンドに対応する電位が、第1の可変容量回路および可変容量回路144a~144cに入力される。ここで、可変容量回路144a~144cとして、図9に示す回路が使用される場合は、第2の可変容量回路、および第3の可変容量回路に加えて、さらに別の、同様の構成の可変容量回路が並列に接続され、周波数バンド設定端子140から入力される電位に応じて、第2の可変容量回路と同様に、電源電位が入力される構成が考えられる。

[0085]

また、可変容量回路 1 4 4 a ~ 1 4 4 c として、図 1 1 に示す回路が使用される場合は、さらにスイッチとコンデンサの直列回路が、コンデンサ 2 1 2 a、 2 1 2 b に並列に接続され、周波数バンド設定端子 1 4 0 から入力される電位に応じて、さらにコンデンサが並列に接続される構成が考えられる。

[0086]

また、本実施の形態の電圧制御発振器において、可変容量回路がn個存在し、このn個の可変容量回路のうち少なくとも1つの可変容量回路が、少なくとも1つの可変容量素子を有し、この少なくとも1つの可変容量素子のドレイン・ソース側の端子に、制御電位に代えて、複数の電位のうち使用される周波数に応じた電位が入力されることにより、第1の可変容量回路の可変容量素子の容量の低下に応じて、n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される構成であってもよい。

## [0087]

また、本実施の形態の電圧制御発振器において、DCカット用コンデンサは、スイッチを介して接続された2つ以上のコンデンサから構成され、使用される周波数に応じて上記スイッチが断続されることにより、DCカット用コンデンサの容量が低下され、n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される構成であってもよい。

#### [0088]

また、本実施の形態の以上までの説明では、図9または図11に示す可変容量 回路を例として説明してきたが、n個の可変容量回路は、図9または図11に示す例に限らず、他の構成の可変容量であってもよい。すなわち、n個の可変容量 回路は、n個の可変容量回路の可変容量素子の一方の端子に、電源電位または所定の基準電位が入力され、n個の可変容量回路の可変容量素子の他方の端子に、発振周波数をフィードバック制御するための制御電位が入力され、第1の可変容量回路の可変容量素子の容量が所定の値より低下したとき、n個の可変容量回路のうちの少なくとも1つの可変容量回路の容量の可変範囲が低下される、構成であればよく、その場合も上記と同様の効果を得ることができる。

#### [0089]

また、本実施の形態の以上までの説明では、基準電位発生手段114の出力側にはコンデンサ122a、122b、122cが接続されているとしてきたが、本実施の形態の電圧制御発振器においては、コンデンサ122a、122b、12cは無くてもよく、その場合も上記と同様の効果を得ることができる。

[0090]

また、以上までの実施の形態1および2における説明では、各可変容量回路の各可変容量素子のゲート側に基準電位発生手段114から出力される各基準電位が入力され、各可変容量回路の各可変容量素子のドレイン・ソース側に制御電位が入力されるとしたが、各可変容量素子のゲート側に制御電位が入力され、各可変容量素子のドレイン・ソース側に各基準電位が入力される構成であってもよい

[0091]

また、以上までの説明では、各可変容量素子は、C-MOSプロセスで用いられるゲート容量が利用された可変容量素子であるとしてきたが、各可変容量素子は、他のタイプの可変容量素子であってもよい。その場合は、各基準電位は、各可変容量素子の一方の端子側に入力され、制御電位が各可変容量素子の他方の端子側に入力されればよく、その場合も上記と同様の効果を得ることができる。

[0092]

また、以上までの説明では、発振トランジスタとしてMOSトランジスタを用いているとしたがが、バイポーラトランジスタが用いられても良い。

[0093]

また、以上までの実施の形態1および2の電圧制御発振器を備え、目的周波数の信号を出力するPLL回路を備えた無線通信機器も本発明の範疇に含まれる。

[0094]

以上のように、本発明によれば、線形性の低い可変容量素子を用いた場合であっても、電圧制御発振器の制御電圧に対する発振周波数の変化を滑らかにすることができるので、PLL回路の過渡応答特性や雑音帯域特性を広い帯域にわたって一定にでき、かつ、基準電位発生手段からの出力信号に並列に容量の大きなバイパスコンデンサを接続できるので、位相雑音特性の良い発振器を実現することが出来る。

[0095]

【発明の効果】

本発明によれば、位相雑音特性の劣化を抑制することができ、かつ制御電位の追従性を低下させない電圧制御発振器、その電圧制御発振器を用いた無線通信機

器、電圧制御発振方法、あるいは、位相雑音特性の劣化を抑制することができる、電圧制御発振器、無線通信機器、電圧制御発振方法を提供することができる。 【図面の簡単な説明】

【図1】

本発明の実施の形態1における電圧制御発振器の構成を示す回路図 【図2】

本発明の実施の形態1の原理を説明するための図

【図3】

本発明の実施の形態1における基準電位発生手段の構成を示す回路図 【図4】

本発明の実施の形態1における基準電位発生手段の構成を示す回路図 【図5】

本発明の実施の形態1における基準電位発生手段の構成を示す回路図 【図6】

本発明の実施の形態1における基準電位発生手段の構成を示す回路図 【図7】

本発明の実施の形態1における基準電位発生手段の構成を示す回路図 【図8】

本発明の実施の形態 2 における電圧制御発振器の構成を示す回路図 【図 9】

本発明の実施の形態2における可変容量の構成を示す回路図

【図10】

本発明の実施の形態2の原理を説明する図

【図11】

本発明の実施の形態 2 における可変容量のもう一つの構成例を示す回路図 【図 1 2】

従来の電圧制御発振器の構成を示す回路図

【図13】

MOS容量の制御電圧に対する容量値の変化を示す図

# 【図14】

先行例の構成を示す回路図

## 【図15】

先行例の原理を説明するための図

## 【符号の説明】

100 電源端子 101 電流源

102 周波数制御端子 103a、103b 発振トランジスタ

104a、104b インダクタ

105a、105b、106a、106b、107a、107b 可変容量素子

108a、108b、109a、109b、110a、110b DCカット用

コンデンサ

111a、111b、112a、112b、113a、113b 高周波阻止抵抗

114 基準電位発生手段

2 5

# (書類名) 図面 【図1】

0

0

105b 108b

104b

. 100 ₽

104a

108a 105a

106a

109a


Vref

107a


110a


Vrcf-Vd

基準電位 発生手段




【図2】







# 【図3】




# 【図4】




【図5】




# 【図6】




# 【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】






【図14】



【図15】



#### 【書類名】 要約書

#### 【要約】

【課題】 位相雑音特性の劣化を抑制することができ、かつ制御電位の追従性 を低下させない電圧制御発振器、その電圧制御発振器を用いた無線通信機器、電 圧制御発振方法を提供すること。

【解決手段】 インダクタ回路と、可変容量素子105a、105bを有する n個(nは2以上)の可変容量回路と、負性抵抗回路103a、103bと、電源電位から基準電位を生成する基準電位発生手段114と、を備え、n個の可変容量回路の可変容量素子の一方の端子に所定の基準電位が入力され、他方の端子に制御電位が入力され、n個の可変容量回路の可変容量素子のうち、少なくとも 2つの可変容量回路の可変容量素子の一方の端子に入力される所定の基準電位が 異なっており、基準電位発生手段114の、基準電位を出力する出力側がそれぞれコンデンサを介して接地されている、電圧制御発振器。

#### 【選択図】 図1

# 出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日 [変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地 氏 名 松下電器産業株式会社